半導(dǎo)體設(shè)備企業(yè)關(guān)注：2023年10月17日美國針對中國半導(dǎo)體制造設(shè)備新規(guī)全面介紹【下篇】
作者：邱夢赟 倪好 2023-12-13引言
美國時(shí)間2023年10月17日，美國商務(wù)部工業(yè)和安全局（BIS）發(fā)布了一系列出口管制規(guī)則（以下簡稱為“2023年10月17日新規(guī)”），更新了對先進(jìn)計(jì)算集成電路、半導(dǎo)體制造設(shè)備以及支持超級計(jì)算應(yīng)用和最終用途的物項(xiàng)向包括中國在內(nèi)的武器禁運(yùn)國家的出口管制措施，并將中國的13家實(shí)體列入了實(shí)體清單。
曾在去年2022年10月7日，BIS也曾首次發(fā)布有關(guān)限制中國獲得先進(jìn)計(jì)算集成電路、開發(fā)和維護(hù)超級計(jì)算機(jī)以及制造先進(jìn)半導(dǎo)體的能力的規(guī)定，并相應(yīng)對《美國出口管制條例》（EAR）進(jìn)行針對性的修訂（以下簡稱“2022年10月7日新規(guī)”）。而本次10月17日新規(guī)在2022年10月7日新規(guī)基礎(chǔ)上的進(jìn)一步修改。
2023年10月17日新規(guī)分為如下三個(gè)板塊：
本系列將會分成如下部分分別詳述：
針對先進(jìn)計(jì)算集成電路、超級計(jì)算機(jī)新規(guī)：分別見《萬字逐條解讀：2023年10月17日美針對中國先進(jìn)計(jì)算集成電路、超算、半導(dǎo)體制造設(shè)備新規(guī)》之上篇與中篇。
針對半導(dǎo)體制造設(shè)備新規(guī)：見本篇《中國半導(dǎo)體設(shè)備企業(yè)關(guān)注：2023年10月17日美國針對中國半導(dǎo)體制造設(shè)備新規(guī)全面介紹【上篇】》。下篇敬請期待。
正文
在上篇中已介紹了上述十二段中的第（一）至第（五）段。
本章節(jié)將介紹剩余第（六）至第（十二）段。
一、逐條詳述《半導(dǎo)體制造設(shè)備新規(guī)》（即：《半導(dǎo)體制造物項(xiàng)出口管制暫行最終規(guī)則》（SME IFR）
(六) 修改減少對供應(yīng)鏈的短期影響的措施——針對限制較少的半導(dǎo)體制造設(shè)備的“部件”、“組件”或“設(shè)備”（修改了第736章節(jié)附錄1）
(七) 修改許可例外的限制（修改了第740.2條）
去年2022年10月7日新規(guī)中，BIS修改了EAR§740.2(a)(9),增加了新的ECCN編碼，即：3A090、4A090以及與前述物項(xiàng)相關(guān)的軟件與技術(shù)（3D001,3E001,4D090和4E001），所適用的許可例外的限制。
然而，在今年2023年10月17日新規(guī)中，在去年版本基礎(chǔ)上，BIS對于EAR§740.2(a)條款，進(jìn)一步做了如下修訂:
(八) 增加并重新排版了“國家安全（National Security）”管制理由（修改了EAR第742.4條）
(九) 修改“地區(qū)穩(wěn)定”管制理由（修改了EAR第742.6條）
在去年2022年10月7日新規(guī)中，BIS在EAR中創(chuàng)設(shè)了一項(xiàng)單邊“地區(qū)穩(wěn)定”管制理由（regional security，RS管制），規(guī)定在EAR§ 742.6中。
今年2023年10月17日新規(guī)中，BIS在去年版本上，進(jìn)一步修改了“地區(qū)穩(wěn)定”（RS管制）。
(十) 修改了對“美國主體”的“活動”的管制（修改了EAR第744.6條）
本次2023年10月17日新規(guī)修改了EAR第744.6(c)(2)條，將包含冗余案文的原(c)(2)(i)至(ix)九段合并為(c)(2)(i)至(iii)三段。
此外，關(guān)于“知曉”，BIS作出了進(jìn)一步的說明：
有評論者詢問，了解違規(guī)行為是否是觸發(fā)§744.6規(guī)定的許可要求的必要條件。
作為對這一評論的回應(yīng)，BIS通過在（c）（2）段介紹性文本中添加“如果您知道您的出口、再出口或轉(zhuǎn)讓（在境內(nèi)）符合EAR第744.6（c）（2）（i）至（iii）段中描述的任何特定活動，那么”來說明這一點(diǎn)。
1. “美國主體”被禁止的行為
根據(jù)修訂后EAR第744.6(c)(2)條（需要同時(shí)結(jié)合本次2023年10月11日新規(guī)項(xiàng)下《先進(jìn)計(jì)算集成電路、超算新規(guī)》（AC/S IFR）（見本所新規(guī)解讀的上篇與中篇）以及《半導(dǎo)體制造物項(xiàng)新規(guī)》（SME IFR）（見本篇）），除EAR第744.6條約定的除外情況外，若美國主體知曉其的出口、再出口或美國以外的國家/地區(qū)境內(nèi)轉(zhuǎn)移滿足下述第744.6 (c)(2)(i)至(iii)段所述的任何特定行為，則需要獲得許可證，用于以下從事活動：
運(yùn)輸、傳輸或國內(nèi)轉(zhuǎn)移；
促進(jìn)運(yùn)輸、傳輸或國內(nèi)轉(zhuǎn)移；或
與下表任何一段中描述的任何物項(xiàng)、最終用途或最終用戶相關(guān)的維修（包括安裝）活動
2. 許可證審查標(biāo)準(zhǔn)
一般情況：目的地為中國澳門特別行政區(qū)或國家/地區(qū)組D:5中指定的目的地的許可證申請為推定拒絕。
例外情況：涉及不受《美國出口管制條例》（EAR）管制的外國制造物項(xiàng)的活動除外，如果該物項(xiàng)與受管制的物項(xiàng)具有相同功能，這些活動將被推定為批準(zhǔn)審查。
所有其他申請都將按照逐案審查的許可證審查政策進(jìn)行審查，同時(shí)考慮技術(shù)水平、客戶和合規(guī)計(jì)劃等因素。
(十一) 修改了“超級計(jì)算機(jī)”、“先進(jìn)節(jié)點(diǎn)集成電路”和半導(dǎo)體制造設(shè)備最終用途管制措施（修改了EAR第744.23條）
在去年2022年10月7日新規(guī)中，BIS新增了“超級計(jì)算機(jī)以及半導(dǎo)體制造最終用途條款”，規(guī)定在EAR第744.23條款中。
在本次2023年10月17日新規(guī)中，BIS在去年版本上，進(jìn)一步修訂了EAR第744.23條款，題目改為了：“超級計(jì)算機(jī)、先進(jìn)節(jié)點(diǎn)集成電路以及半導(dǎo)體制造最終用途條款”修訂后的EAR第744.23條具體如下（如下整合了本所文章《萬字逐條解讀：2023年10月17日美針對中國先進(jìn)計(jì)算集成電路、超算、半導(dǎo)體制造設(shè)備新規(guī)》之上篇與中篇所述的744.23條款的內(nèi)容）：
(十二) 在《美國出口管制條例》（EAR）中增加新的定義（修改了EAR第772.21條）
本次10月17日新規(guī)修訂了《美國出口管制條例》（EAR）第772.1節(jié)，增加了“極紫外”（EUV）的定義，并且在ECCN 3B001、3B002 和 3D003中也分別使用了該術(shù)語。此外，本次10月17日新規(guī)還增加了“先進(jìn)節(jié)點(diǎn)集成電路”（ Advanced-node Integrated Circuit）的定義，以簡化第744.6節(jié)和第744.23節(jié)中以前描述“先進(jìn)”集成電路標(biāo)準(zhǔn)的幾處法規(guī)文本。
1.“極紫外”（“EUV”）的定義
“極紫外”是指電磁光譜波長大于 5 nm 且小于 124 nm 。
2. “先進(jìn)節(jié)點(diǎn)集成電路”（“ Advanced-node Integrated Circuit”）的定義
“先進(jìn)節(jié)點(diǎn)集成電路”的定義，即滿足如下條件的集成電路：
(1) 非平面晶體管結(jié)構(gòu)的邏輯集成電路或具有16nm或14nm或以下“生產(chǎn)”“技術(shù)節(jié)點(diǎn)”的邏輯集成電路；
(2) 128層或以上更多堆疊的NAND閃存集成電路；或
(3) 使用18nm半間距或更小“生產(chǎn)”“技術(shù)節(jié)點(diǎn)”的DRAM內(nèi)存集成電路。
注釋1：在此定義的第（1）和（3）段中，術(shù)語“技術(shù)節(jié)點(diǎn)”指的是《2016年國際器件和系統(tǒng)路線圖》（“More Moore”白皮書）中描述的邏輯產(chǎn)業(yè)“節(jié)點(diǎn)范圍”圖表，網(wǎng)址為
https://irds.ieee.org/images/files/pdf/2016_MM.pdf。
技術(shù)注釋：在此定義的第（3）段中，用于確定DRAM集成電路是否使用18納米半間距或更小生產(chǎn)技術(shù)節(jié)點(diǎn)的計(jì)算方法是由電氣和電子工程師學(xué)會（IEEE）開發(fā)、采用和使用的計(jì)算半間距方法，該方法已發(fā)表在《國際器件和系統(tǒng)路線圖》（IRDS）中，具體如下：
其中，取決于DRAM架構(gòu)，單元尺寸因子通常為8、6或4；單元面積定義為“字線×位線（考慮了晶體管和電容器尺寸的綜合因素）”。
